PAT-NO:

JP355052596A

DOCUMENT-IDENTIFIER:

JP 55052596 A

TITLE:

SHIFT REGISTER CIRCUIT

PUBN-DATE:

April 17, 1980

INVENTOR-INFORMATION:

NAME

TANAKA, NORISHIGE

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY

N/A

APPL-NO:

JP53125870

APPL-DATE:

October 13, 1978

INT-CL (IPC): G11C019/28

US-CL-CURRENT: 365/78

## ABSTRACT:

PURPOSE: To simplify circuit constitution by reducing a chip size in case of IC-implementation by driving cascaded one-bit shift registers by a single clock signal.

CONSTITUTION: One-bit shift registers 20<SB>1</SB>&sim;20<SB>8</SB> are cascaded and supplied with single clock signal ϕ in parallel, and an output from final-stage register 20<SB>8</SB> is fed back to initialstage

register 20<SB>1</SB> through control gate logic circuit 21 supplied with a

control signal. Those registers

20<SB>1</SB>&sim;20<SB>8</SB> are provided

with a circuit of N-type FETs 25 and 26 connected in series between power ·

supply V<SB>ss</SB> and output terminal 24 and that of P-type FETs 27 and 28

connected in series between power supply VDD and output terminal 24. Gates of

those FETs 26 and 27 are connected for input terminal 29, and those of FETs 25

and 28 are also connected to obtain an input termianl for clock signal ϕ,

so that prior-stage and post-stage clock **inverters** 22 and 23 will be

constituted. Then, registers 20 < SB > 1 < /SB > &sim; 20 < SB > 8 < /SB > are driven by

single clock signal ϕ.

COPYRIGHT: (C) 1980, JPO&Japio

## (19) 日本国特許庁 (JP)

①特許出願公開

## ⑩ 公開特許公報(A)

昭55—52596

⑤ Int. Cl.³G 11 C 19/28

識別記号

庁内整理番号 6503-5B ④公開 昭和55年(1980) 4月17日

発明の数 1 審査請求 未請求

(全 6 頁)

**匈シフトレジスタ回路** 

願 昭53—125870

20出 願 昭53(1978)10月13日

⑫発 明 者 田中教成

大分市大字松岡3500番地東京芝 浦電気株式会社大分工場内

①出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦 外2名

Hart Control

②特

明細

1. 発明の名称

シフトレジスタ回路

## 2. 特許請求の範囲

(1) 第1のチャンネル型を有する2個の絶験 ゲート世界効果トランジスタを第1の単原と出 力端子との間に直列接続し、第2のチャンオル 型を有する2個の絶縁ゲート電界効果トランジ スタを第2の電源と出力端子との間に直列接続 し、上配相異なるチャンネル型を有する1方対 の絶縁ゲート電界効果トランジスタのゲート電 極どおしを接続して入力端子とすると共に、他 方対の絶縁ゲート電界効果トランジスタのゲー ト電極どおしを接続してクロック信号入力端子 としてなる絶縁ゲート電界効果トランジスタ回 路を、前段の出力端子と後段の入力、端子とを接続 する如く偶数個縦列接続してなり、終段の絶縁 ゲート電界効果トランジスタ回路の出力信号を 初段の私職ゲート電界効果トランジスタ回路に 帰還するようにしたことを特徴とするシフトレ

1

ジスタ回路。

3. 発明の詳細な説明

この発明は相補型の絶数ゲート電界効果トランジスタで構成したシフトレジスタ回路に関する。

第1図は1ピットシフトレジスタをN値用いたNピットシフトレジスタ回路の一般的な構成

**维**即四55-52596(2)

を示すプロツク図である。図においてN個の1 ピットシフトレジスタ1: . 1: . 1: . ... 」N-1 ,」N は 艇 列 接 銃 されていて、 初 段 の 1 ピ ットレジスタ」」の入力竭子には入力信号 IN が供給されるようになつている。さらに終段の 」ピットシフトレジスタ」』の出力信号 OUT は、 制御ゲート論理回路2を介して、上配初段の1 ピットシフトレジスタ1,の入力信号INとし て供給されるようになつている。上記制御ゲー ト論理回路2には削御信号が供給されていて、 制御ゲート論理回路 2 はこの制御信号に応じて その出力動作が制御されるようになつている。 そして初段の1ピットシフトレジスタ11に入 力される入力信号INは、各段の1ピットシフ トレジスタ」に並列的に供給されるクロック信 号に周期して1ピットすつ順次運延され、終段 の 1 ピットシフトレジスタ 1 ではNピット 遅延 された出力信号 OUT が得られるようになつてい る。

第2回は上版Nピツトシフトレジスタ回路を

3

され、Cの接続点に入力信号Aが供給されてい る。またN-FET」」のケート電極にはクロッ **俺には反転クロック信号すが供給されている。** 第3図(b)に示す回路では、N-FET 10とP-FET 1 2 のゲート 電極 どおしが接続され、この 接続点に入力信号 A が供給され、さらに N -FET 1 1 のゲート電極にクロック信号すが供給 され、P-FET 1 3のゲート電極に反転クロッ ク信号すが供給されている。第3図(c)に示す回 路では、N - FET 1 1 と P - FET 1 3 の ゲート 単極どおしが接続され、この接続点に入力信号 Aが供給され、さらにN~FET 10のケート電 種にクロック信号が供給され、P-FET 12 のゲート電極に反転クロック信号すが供給され ている。 第3回(d) に示す回路では、 N - FET 10 とP-FET 13のゲート電衝どおしが接続され、 この接続点に入力信号Aが供給され、さらに N - FET 1 1 のゲート電極にクロック信号すが 供給され、P-PET」2のゲート電極に反転ク

第3回(a)~(d)それぞれは上能使来の1ピットシフトレジスタ1の前段のクロックドインパータ3の分を具体的に示す構成的である。第3回(a)に示す回路では、電源V<sub>88</sub>と簡源V<sub>DD</sub>との間に2個のNチャンネル MOS 型電界効果トランジスタ(以下N-FET と略称する)10、11と、2個のPチャンネル MOS 型電界効果トランジスタ(以下P-FET と略称する)12、13とがこの順で直列接続されている。そしてN-FET 1とP-FET 12のゲート電視とかしが接続

4

ロック信号 が供給されている。上配第3図(a) ~(d) それぞれに示す回路は、いすれもクロック 信号 でに同期してインパータ 動作するクロックドインパータとして作用する。なお他方のクロックドインパータ を では、単にクロック信号 が と 反転クロック 作号 でとが入れ替わるだけである。

ところで上記従来の1ピットシフトレジスタでは、クロック信号としてすとで使用しているため、クロック信号がから反転クロック信号である。との反転回路が必要である。との氏が必要では乗費回路が必要では乗のシフトレジスタ回路では乗費回路化ける場合、チップサイズの縮小化が困難となった欠点がある。

この発明は上記のような事情を考慮してなされたものであり、その目的とするところは、集 種回路化する場合のチップサイズを超小化する

0 & 0

ことができ、したがつて製造価格が安価なシストレジスタ回路を提供することにある。

以下図面を参照してこの発明の1実施例を説 明する。第4図はこの発明のシフトレジスタ回 路の1実施例の構成を示すプロック図で、こと では8ピットシフトレジスタ回路を示す。図に おいて8個の1ピットシフトレジスタ20c. 20. . 20. . ... 20. は殺列接税されてい つている。また初段の1ピットシフトレジスタ 20」の入力端子には入力信号INが供給され るようになつていて、さらに終股の1ピツトシ フトレジスタ20gの出力信号OUTは、制御ゲ ート論理回路21を介して、上記初段の1ピッ トシフトレジスタ20」に入力信号INとして 供給されるようになつている。上記制御ゲート 論理回路 2 1 にはまた制御信号が供給されてい て、制御ゲート論理回路21はこの制御信号に 応じてその出力動作が制御されるようになつて

7

れと同じ相成のクロックドインパータ<u>23</u>を運 列接続したものである。

7 図に示す波形図を併用して説明する。先ず第 7図に示すよりな政形の入力信号INを初段の 1 ピットシフトレジスタ20」に入力する。入 力信号Aı(IN)高レベル(Vnpレベル)の ときにクロック。信号すが高レベルに立上ると、 初段のシフトレジスタ20」の、前段のクロツ 1 F1 2 1 - 9 2 2 1 2 1 5 5 7 . N - FET 2 8 . 2 6 が共に導通し、クロックドインパータ 2 2 の出力信号Biは低レベル(Vasレベル)にな る。次にこの状態でクロック信号すが低レベル 化反転すると、P - FET 2 7 , 2 8 が共に導通 するので、後段のクロックドインペータ23 の出 力信号では第7回に示すように高レベルに立 上る。この時点において初段の1ピットシフト レジスタ20」の出力信号Ciは、入力信号 INよりもクロック信号→の半ピット分遅延さ れたものになつている。以下同様に初段の1ピ

第5回は上記8ピットシフトレジスタ回路を構成する各1ピットシフトレジスタ<u>20</u>のシンポル図である。図示するように1ピットシフトレジスタ<u>20</u>は、いわゆるクロックドインペータを2個直列接続した構成となつていて、前段および後段のクロックドインペータ22、23それぞれの2つクロック溶子には並列的にクロック信号はが供給されている。

第6図は上記 1 ピットシフトレジスタ 2 0 を 具体的に示す構成図である。すなわち、 1 ピットシフトレジスタ 2 0 は図示するように、 電源 V<sub>88</sub> と出力端子 2 4 との間に 2 個の N - FET 2 5 ・ 2 6 を直列接続し、 さらに電源 V<sub>DD</sub> と出力端子 2 4 との間に 2 個の P - FET 2 7 ・ 2 8 を 直列接続し、上記 N - FET 2 6 と P - FET 2 7 のゲート電像どおしを接続して入力端子 2 9 とし、上記 N - FET 2 5 と P - FET 2 8 の ゲート電像どおしを接続してクロック信号 6 の 供給端子としたクロックドインパータ 2 2 に

8

ツトシフトレジスタ20」はクロツク信号すに 同期して入力信号INを順次半ピットもるいは 1ピット選延する。さらに同様にこれに称く1 ピットシフトレジスタ20』 , 2 0 , ... 2 0 8 は、前段の出力、信号を第7回に示すように順次 1ピット毎遅延する。したがつて終段の1ピッ トシフトレジスタ20』の出力信号C』すなわ ちOUTは、入力但号INに対して8ピット(正 確には7ピット半)分遅延された信号になつて いる。とのように上配男4図に示す回路は8ピ ットのシフトレジスタ回路として作用する。そ してクロック信号としてはクロック信号ものみ を用いているので従来のように反転クロック値 号すを作るための反転回路は不必要となり、さ らにクロック信号を伝送するための配線は1本 殴ければよいので、この回路を集積回路化する 協合にクロック信号伝達のためのペターン占有 面積は従来に比べて大幅に少なくすることがで . きる。したがつて上配のような点から、上配実 施例.回路を集積回路化した場合に、チップサイ

ズの稲小化を実現することができる。またさら
にクロック信号としてクロック信号ものみを用
いているので、各段の1ピットシフトレジスタ
20の出力信号Ciに位相遅れがなくなり、全
体の電流消費量は従来に比較して低減化される

ところで上配第4図に示すシフトレジスタ回路において、入力信号INが低レベルになつている期間がクロック信号もの1ピット分に相当する場合には誤動作を起こす可能性がある。

という効果を奏することができる。

期 8 図は上配第 4 図に示す回路から1 ピットシブトレジスタ20を1 ピット半のみ抜き出して示す図である。いま第 9 図に示すように 10 においてクロック信号をよび信号 A 1 が共に低レベルのとき、クロックドインパータ 2 2 1 の P - FET 2 8 が 2 5 , 2 6 は 共に 非 油 と なる。 この 結果 クロックドインパータ 2 2 1 の 出力 信号 B 1 は 高レベルと なる。 このとき 次段のクロックドインパータ 2 3 1 では N - FET 2 6 と P - FET 2 8 が

11

なり、さらにこれに続くクロツクドインペータ

22gの出力信号B。は低レベルのままとなる。つまり観動作を起こすことになる。この側が下下ET 25,26のgmの値を小さくすると共にクロックドインパータ23gの値を小さくすると共にクロックドインパータ23gの値を小さらよりのgmの値を大きくすれば良い。これによりクロックドインパータ23gの出力信号をし、は発れて立下る。したがつてクロック信号をし、は発れて立下る。したがつてクロック信号をし、は発わて立が共に高レベルとなる期間である。またでクロックドインパータ23gのPmの値を大きくすれば、第10図に示すようのgmの値を大きくすれば、第10図に示すよう

( N.)

導通し、N - FET 2 5 と P - FET 2 7 が非導通 となるので、その出力状態は高インピーダンス 状態となり、クロックドインパー 2 2 0 0 0 0 0 0

特開昭55~52596(4)

状態となり、クロックドインパータ<u>23</u>0出力信号CIは第9図に示すように高レベルを保つている。したがつてクロックドインパータ

22mの出力作号B. は第9図に示すように低レベルを保つている。

12

\*\*\*

ルとなる期間が存在し、クロックドインパータ 2200出力信号B・は第10図に示すように 高レベルに立上る。すなわち、誤動作を防止す ることができる。また各N-FET および各P-FET の 9m の値は、各 FET のゲート幅、ゲート長 等を設定することにより自由に制御することが できる。

なおこの発明は上記した1 実施例に限定されるものではなく、例えば第 6 図に示した1 ピットシフトレジスタ 2 0 は第 1 1 図 (a) ~ (c) それぞれに示すように構成しても良いことはもちろんである。

以上説明したようにこの発明によれば、単一のクロック信号を用いるようにしたので、集積 回路化する場合のチップサイズを縮小化することができ、もつて製造価格の安価なシフトレジスタ回路を提供することができる。

4. 図面の簡単な説明

第1回はシフトレジスタ回路の一般的な構成 を示すプロック図、第2回は従来の1ビットシ

13

*に クロッ ク ドイン ペー タ 2 8*」 の 出 力 伯 号 C ı

はも。のタイミングより遅れて立上る。したが


つてクロック信号すと信号C」とが共に低レベ


フトレジスタのシンボル図、第3図(a)~何はそれぞれ上記」、ピットシフトレジスタを詳細に示す図、第4回はこの発明の1実施例の構成を示すアロック図、第5図は上記実施例の1部分を抜き出して示すシンボル図、第6図は第5図に示す図、第7回は上記実施例のの放形図、第8図は第4図に示す回路の1部分を抜き出して詳細に示す図、第9図および第10図はそれぞれの発明の他の実施例11図(a)~(c)はそれぞれこの発明の他の実施例


20. ~208 …1 ピットシフトレジスタ、
21… 制御ゲート論理回路、22,23…クロックドインペータ、25,26… N チャンネル
MOS 型電界効果トランジスタ、27,28… P
チャンネル MOS 型電界効果トランジスタ。

の構成を示す回路図である。


出願人代理人 并理士 鈴 江 武 彦








-607-





8/30/07, EAST Version: 2.1.0.14